Volantis hat 88 Millionen US-Dollar für eine ungewöhnlich ambitionierte Inferenzarchitektur eingeworben: Licht soll innerhalb des Beschleuniger-Packages einen wesentlich größeren Speicherpool mit den Recheneinheiten verbinden. Das geplante A-1-System zielt auf Modelle mit über 20 Billionen Parametern und bis zu 10.000 Tokens pro Sekunde je Nutzer. Beide Werte sind keine unabhängig nachgewiesenen Ergebnisse eines Produktionssystems.
Finanziert wird ein vollständiges System, nicht lediglich ein weiteres optisches Kabel zwischen Servern. Volantis will die physikalischen Grenzen verändern, die schnellen Speicher nahe am Prozessor und größere Kapazitäten weiter entfernt halten. Ein Erfolg könnte die Zahl der zur Unterbringung eines Modells nötigen Beschleuniger verändern. Die Finanzierung allein belegt diese Wirtschaftlichkeit nicht.
Kapital für ein noch entstehendes System
Das Unternehmen kündigte die Series A am 1. Oktober 2026 an. Laut Mitteilung führten Lachy Groom und Abstract Ventures die Runde gemeinsam an. John Doerr, VXI Capital, Triatomic und Susa Ventures beteiligten sich ebenfalls. Genannte Angel-Investoren sind Dwarkesh Patel, Naveen Rao und Sholto Douglas. Die Gesamtfinanzierung beträgt nach Unternehmensangaben nun 97 Millionen US-Dollar.
Rao leitete zuvor Intels KI-Produktgruppe; Doerr finanzierte mehrere Generationen von Computerunternehmen. Ihre Beteiligung zeigt Interesse an Alternativen zur konventionellen Inferenzhardware, keine unabhängige technische Bestätigung. Zum Gründerteam gehören ehemalige Mitarbeiter von Nvidia, AMD, Broadcom und Ayar Labs. Laut Volantis wirkten sie an kommerziellem CoWoS-Packaging und Siliziumphotonik mit. CoWoS platziert mehrere Chips und Hochbandbreitenspeicher dicht nebeneinander.
A-1 ist auf interaktive Inferenz statt Training ausgerichtet. Öffentliche Materialien enthalten neben der neueren Beschreibung mit über 20 Billionen Parametern auch eine frühere Schwelle von über 10 Billionen. Die Abweichung könnte eine Weiterentwicklung der Spezifikation widerspiegeln, lässt sich aber nicht zu einer festen Lieferkonfiguration auflösen. Standardisierte Benchmarks, Belege für Kundeneinsätze und ein ausreichend genauer Produktionszeitplan fehlen in der Ankündigung.
Warum mehr Rechenwerke die Speichergrenze nicht beseitigen
Bei der Inferenz gelangen Modellgewichte und Arbeitsdaten wiederholt zum Prozessor. Kann der Speicher sie nicht schnell genug liefern, warten auch zusätzliche Recheneinheiten. High-Bandwidth Memory, kurz HBM, hilft durch gestapelten Speicher direkt neben dem Beschleuniger und eine breite Schnittstelle. Die Package-Fläche begrenzt jedoch die Stack-Zahl. Längere und schnellere elektrische Verbindungen verschlechtern zudem die Signalqualität und erhöhen den Energiebedarf.
Interaktive Dienste verschärfen diesen Zielkonflikt, weil sie nicht immer viele Nutzer zu Batches zusammenfassen können. Jedes weitere Token kann erneute Transfers von Gewichten und aktivem Kontext erfordern. Längere Gespräche vergrößern den Key-Value-Cache auch bei unverändertem Modell. Ein Coding-Agent mit Repository, Befehlsausgaben, Dokumentation und langer Aktionshistorie verdeutlicht, warum schnellere Berechnung allein keine schnellere Antwort garantiert.
Modellverteilung, Quantisierung, Caching und langsamere Speicherstufen begegnen diesen Problemen bereits, allerdings mit Abwägungen bei Genauigkeit, Latenz, Programmieraufwand oder Auslastung. Besseres Scheduling und Kompression verbessern die Vergleichsbasis weiter. Eine Photonik-Übersicht von 2025 behandelt optische I/O und Interposer als neue Ansätze neben etabliertem HBM und elektronischen Netzen; sie validiert A-1 nicht.
Optische Reichweite, parallele Lanes und integrierte Laser
Volantis schlägt optische Wellenleiter über einen Interposer vor, das Substrat zwischen Chips innerhalb eines Packages. Optische „Drähte“ bezeichnen mikroskopische integrierte Pfade, keine einzeln zwischen Komponenten verlegten Fasern. Längere Pfade könnten Speicher über mehr Package-Fläche verteilen, statt jedes Chiplet unmittelbar am Rechen-Die unterzubringen.
Die technischen Angaben nennen 24 Gigabit pro Sekunde je Lane, weniger als fünf Nanosekunden Link-Latenz und weniger als ein Picojoule je Bit. Zehntausende Lanes sollen zusammen über 200 Terabyte pro Sekunde liefern. Die beanspruchte Reichweite beträgt über 200 Millimeter, gegenüber rund zwei bis fünf Millimetern nutzbarer elektrischer Reichweite, die Volantis für diese Anwendung beschreibt.
Diese Reichweite trägt das Konzept eines Pools mit mehr als 220 Speicher-Chiplets und einheitlichen Zugriffseigenschaften statt sichtbar getrennter schneller und langsamer Stufen. Volantis verspricht große Kapazität bei SRAM-ähnlicher Geschwindigkeit. SRAM sitzt normalerweise unmittelbar auf dem Prozessor und ist schnell, seine Dichte begrenzt aber die Kapazität. Entsprechendes effektives Verhalten über einen großen Pool bleibt eine anspruchsvolle Systembehauptung.
Das Licht liefern integrierte Micro-VCSEL-Arrays. Diese senkrecht zur Oberfläche emittierenden Laser werden bereits in Sensorik und Kommunikation eingesetzt; die Package-Implementierung ist jedoch spezialisiert. Volantis betont Galliumarsenid-VCSELs gegenüber Lasertechniken mit anderen Verbindungshalbleitern. Integrierte Quellen sollen externe Laserbaugruppen ersetzen, während Wellenleiter deutlich weniger Platz als Glasfasern beanspruchen.
Der Ansatz ist „breit und langsam“: viele parallele Lanes mit moderater Geschwindigkeit statt weniger extrem schneller Links. Das kann Elektronik und Signalverarbeitung je Lane entlasten, schafft aber Fertigungs- und Testaufgaben für Tausende zuverlässige Pfade. Volantis berichtet bei wafergroßen Links von weniger als einem Fehler je Billion übertragener Bits und Betrieb über 95°C. Das sind unternehmenseigene Link-Angaben, keine Bestätigung eines vollständig ausgelieferten A-1.
Eine andere Position im Photonik-Wettbewerb
Nvidias optische Netzwerksysteme kombinieren steckbare Optiken mit co-verpackten optischen Switches. Kommerzielle Photonik verbindet häufig Switches, Racks oder Beschleuniger-Packages. Volantis möchte Optik dagegen direkt im internen Speicherpfad einsetzen, wo Datenbewegung die Antwortzeit beeinflusst.
Ayar Labs platziert optische I/O-Chiplets nahe Prozessoren und verwendet externe Laser. Lightmatters Passage verbindet Prozessoren über Packages und Platinen hinweg mit einem programmierbaren photonischen Netz. Celestial AI entwickelte eine Fabric für Package-, System- und Rack-Verbindungen. Marvell schloss die Übernahme im Februar 2026 ab. Diese Ansätze sind verwandt, aber keine austauschbaren Produkte.
Volantis könnte Kapazität und Bandbreite gemeinsam verbessern. Betreiber kaufen mitunter zusätzliche Beschleuniger hauptsächlich für deren Speicher und tragen dann den Kommunikationsaufwand der Modellverteilung. Ein größerer zugänglicher Pool könnte weniger Recheneinheiten besser auslasten. Sparse-Mixture-of-Experts-Modelle veranschaulichen das: Pro Token werden nur einzelne Teile aktiviert, dennoch müssen sämtliche verfügbaren Parameter gespeichert werden. Agenten mit langem Kontext sind ein weiterer möglicher Einsatzfall.
Die etablierten Alternativen entwickeln sich ebenfalls weiter. HBM-Hersteller erhöhen Kapazität und Bandbreite; AMD und Nvidia stimmen Prozessoren, Racks, Verbindungen, Caches und Software aufeinander ab. Erprobte Vertriebswege, Schnittstellen und Support sind Vorteile, die ein spezialisiertes Startup überwinden muss.
Was die vollständige Integration noch zeigen muss
Aggregierte Spitzenbandbreite ist nicht dauerhaft verfügbare Anwendungsbandbreite. Konkurrenz um Ressourcen, Protokollaufwand, Datenplatzierung und Controller können sie mindern. Ein Link unter fünf Nanosekunden bedeutet ebenso wenig einen Anwendungszugriff in fünf Nanosekunden: Switching, Arbitration und Speicheroperationen kommen hinzu. Ein einheitlicher Pool muss Daten chipletübergreifend adressieren sowie Fehler und konkurrierende Zugriffe handhaben, ohne den optischen Vorteil aufzuzehren.
Große Interposer werfen Kosten- und Ausbeutefragen auf. Tausende Lanes und Hunderte Chiplets erfordern Redundanz, Tests und Wiederherstellung. Integrierte Emitter müssen Temperatur- und Fertigungsschwankungen tolerieren. Betrieb über 95°C ist relevant, klärt aber weder dauerhafte thermische Stabilität noch Kühlung und Package-Zuverlässigkeit. Andere Lasermaterialien beseitigen das Fertigungsrisiko nicht.
Software und Lieferform bleiben ebenfalls offen. Bestehende Serving-Stacks erwarten bestimmte Speicherverhalten, Bibliotheken und Beschleunigerschnittstellen. Kunden benötigen Scheduling, Profiling, Modellplatzierung und Fehlerbehebung. Die öffentlichen Angaben erklären Kompatibilität, erste Zielmärkte und Partner nicht vollständig. Auch bleibt offen, ob A-1 als Appliance, Beschleuniger, Rack, lizenzierte Architektur oder integrierte Partnerkomponente erscheint. Unternehmen mit kleineren, bereits passenden Modellen haben andere Anreize als Spitzenlabore und Hyperscaler.
Eine aussagekräftige Demonstration würde Modellname, Präzision, Kontext- und Ausgabelänge, Batch-Größe, Latenz, Dauerdurchsatz und Leistungsaufnahme offenlegen. Unabhängige Kundendaten zu Auslastung, Fehlern, Verfügbarkeit und Kosten je erledigter Aufgabe könnten Bauteilversprechen mit Betriebswirtschaft verbinden. Fertigungspartner und eine belastbare Packaging-Roadmap würden weitere Belege liefern. Die 88 Millionen finanzieren diese Arbeit; bis solche Systemresultate vorliegen, bleiben die spektakulären Ziele ein Vorschlag.