Volantis a obtenu 88 millions de dollars pour une architecture d’inférence particulièrement ambitieuse : relier par la lumière, dans le boîtier de l’accélérateur, le calcul à un pool de mémoire beaucoup plus vaste. Son système A-1 prévu vise des modèles de plus de 20 000 milliards de paramètres et jusqu’à 10 000 tokens par seconde et par utilisateur. Aucun de ces objectifs n’est un résultat de production démontré indépendamment.
Le financement soutient un système complet, pas simplement un câble optique supplémentaire entre serveurs. Volantis veut modifier les contraintes physiques qui maintiennent la mémoire rapide près du processeur et les grandes capacités plus loin. Un succès pourrait changer le nombre d’accélérateurs nécessaires pour héberger un grand modèle ; la levée de fonds ne démontre pas cette rentabilité.
Des capitaux pour un système encore en formation
L’entreprise a annoncé sa série A le 1er octobre 2026. Selon son communiqué, Lachy Groom et Abstract Ventures ont codirigé le tour, auquel ont participé John Doerr, VXI Capital, Triatomic et Susa Ventures. Les investisseurs providentiels cités comprennent Dwarkesh Patel, Naveen Rao et Sholto Douglas. Le financement total atteint désormais 97 millions de dollars, indique Volantis.
Rao dirigeait auparavant les produits d’IA d’Intel, tandis que Doerr a financé plusieurs générations d’entreprises informatiques. Leur participation signale un intérêt pour des alternatives au matériel d’inférence conventionnel, pas une validation technique indépendante. L’équipe fondatrice comprend des anciens de Nvidia, AMD, Broadcom et Ayar Labs. Selon Volantis, certains ont contribué à des systèmes commerciaux de packaging CoWoS et de photonique sur silicium. CoWoS rapproche plusieurs puces et de la mémoire à haute bande passante.
A-1 vise l’inférence interactive plutôt que l’entraînement. Les documents publics mentionnent également un ancien seuil de plus de 10 000 milliards de paramètres, à côté de la description plus récente dépassant 20 000 milliards. Cette variation pourrait refléter une évolution des spécifications, mais ne permet pas de déduire une configuration commercialisée fixe. L’annonce ne fournit ni benchmark standardisé, ni preuve de déploiement client, ni calendrier de production suffisamment détaillé.
Pourquoi davantage de calcul ne supprime pas le mur de la mémoire
L’inférence transporte à répétition les poids numériques du modèle et les données de travail vers les processeurs. Lorsque la mémoire ne les fournit pas assez vite, des unités arithmétiques supplémentaires peuvent attendre. La HBM rapproche une mémoire empilée de l’accélérateur et utilise une interface large, mais la surface du boîtier limite le nombre d’empilements. Des liaisons électriques plus longues et rapides dégradent aussi le signal et augmentent la dépense énergétique.
Les services interactifs accentuent ce compromis, car ils ne peuvent pas toujours regrouper de nombreux utilisateurs en lots. Chaque token peut nécessiter un nouveau transfert des poids et du contexte actif. Des conversations plus longues agrandissent le cache clé-valeur sans modifier le modèle. Un agent de programmation manipulant un dépôt, des sorties de commandes, de la documentation et un long historique illustre pourquoi accélérer le calcul seul ne garantit pas une réponse plus rapide.
Répartir les modèles entre accélérateurs, quantifier les poids, utiliser des caches ou des niveaux de mémoire plus lents répond déjà à ces pressions, avec des compromis de précision, de latence, de complexité ou d’utilisation. L’ordonnancement et la compression améliorent constamment la référence. Une synthèse de 2025 sur la photonique présente les E/S et interposeurs optiques comme des pistes émergentes à côté de la HBM et des réseaux électroniques établis ; elle ne valide pas A-1.
Portée optique, voies parallèles et lasers intégrés
Volantis propose des guides d’ondes optiques traversant un interposeur, le substrat qui relie les puces dans un boîtier. Ses « fils » optiques désignent des chemins intégrés microscopiques, pas des fibres classiques acheminées individuellement entre composants. Les prolonger pourrait répartir la mémoire sur davantage de surface, au lieu de serrer chaque chiplet contre la puce de calcul.
Les spécifications techniques revendiquent 24 gigabits par seconde par voie, une latence de liaison inférieure à cinq nanosecondes et moins d’un picojoule par bit. Des dizaines de milliers de voies devraient fournir plus de 200 téraoctets par seconde au total. La portée annoncée dépasse 200 millimètres, contre environ deux à cinq millimètres de portée électrique utile selon la description de Volantis pour ce contexte.
Cette portée soutient un pool prévu de plus de 220 chiplets mémoire avec des caractéristiques d’accès cohérentes, plutôt que des niveaux rapides et lents visiblement séparés. Volantis estime pouvoir associer grande capacité et vitesse proche de la SRAM. Cette mémoire rapide se trouve généralement directement sur le processeur, mais sa densité limite sa capacité ; reproduire son comportement effectif dans un vaste pool reste une affirmation système exigeante.
La lumière provient de matrices micro-VCSEL intégrées. Ces lasers à cavité verticale émettant perpendiculairement à leur surface servent déjà dans la détection et les communications, mais cette intégration au boîtier est spécialisée. Volantis met en avant l’arséniure de gallium plutôt que des lasers utilisant d’autres semi-conducteurs composés. Les sources intégrées supprimeraient les assemblages laser externes ; les guides d’ondes occuperaient bien moins de place que les fibres.
L’approche est « large et lente » : beaucoup de voies parallèles à débit modéré plutôt que quelques liaisons poussées à l’extrême. Elle pourrait alléger l’électronique et le traitement du signal de chaque voie, mais impose de fabriquer et tester des milliers de chemins fiables. Volantis rapporte moins d’une erreur par millier de milliards de bits transmis sur des liaisons à l’échelle du wafer, ainsi qu’un fonctionnement au-delà de 95°C. Ce sont des caractéristiques de liaison rapportées par l’entreprise, pas une confirmation d’un A-1 complet commercialisé.
Une place différente dans la compétition photonique
Les systèmes de réseau optique de Nvidia associent optiques enfichables et commutateurs optiques co-intégrés. La photonique commerciale relie souvent commutateurs, racks ou boîtiers d’accélérateurs. Volantis veut l’introduire directement dans le chemin mémoire interne, où les déplacements de données influencent le temps de réponse.
Ayar Labs place des chiplets d’E/S optiques près des processeurs avec un laser externe. Passage de Lightmatter connecte des processeurs entre boîtiers et cartes par un réseau photonique programmable. Celestial AI a développé une interconnexion couvrant boîtier, système et rack ; Marvell a achevé son acquisition en février 2026. Ces approches sont liées, mais leurs produits ne sont pas interchangeables.
L’opportunité de Volantis consiste à améliorer ensemble capacité et bande passante. Les opérateurs peuvent aujourd’hui acheter des accélérateurs supplémentaires surtout pour leur mémoire, puis supporter le coût de communication du modèle réparti. Un pool plus accessible pourrait mieux alimenter moins de moteurs de calcul. Les modèles parcimonieux à mélange d’experts illustrent ce besoin : chaque token n’active que certains composants, mais tous les paramètres disponibles restent à stocker. Les agents à contexte long sont un autre usage possible.
Les solutions établies progressent aussi. Les fabricants de HBM augmentent capacité et bande passante, tandis qu’AMD et Nvidia coordonnent processeurs, racks, interconnexions, caches et logiciels. Leurs canaux de déploiement, interfaces et assistance éprouvés constituent des avantages qu’une startup spécialisée doit surmonter.
Ce qui doit résister à l’intégration complète
La bande passante agrégée maximale n’est pas celle qu’une application maintient réellement. Contention, protocoles, placement des données et contrôleurs peuvent la réduire. De même, une liaison sous cinq nanosecondes ne signifie pas un accès applicatif en cinq nanosecondes : commutation, arbitrage et mémoire ajoutent du délai. Un pool cohérent doit adresser les données entre chiplets et gérer incidents et concurrence sans perdre son avantage optique.
Les grands interposeurs soulèvent des questions de coût et de rendement industriel. Des milliers de voies et des centaines de chiplets exigent redondance, tests et récupération. Les émetteurs intégrés doivent tolérer les variations thermiques et de fabrication. Le fonctionnement annoncé au-delà de 95°C est pertinent, mais ne règle pas la stabilité prolongée, le refroidissement ou la fiabilité du boîtier. Changer de matériaux laser n’élimine pas le risque industriel.
Logiciels et livraison restent également incertains. Les environnements de service attendent certains comportements mémoire, bibliothèques et interfaces d’accélérateurs. Il faut des outils d’ordonnancement, de profilage, de placement et de reprise après panne. Les documents n’expliquent pas complètement la compatibilité, les premiers marchés, les partenaires ou une livraison sous forme d’appliance, d’accélérateur, de rack, d’architecture sous licence ou de composant intégré. Les entreprises dont les petits modèles tiennent déjà dans le matériel actuel n’ont pas les mêmes motivations que les laboratoires de pointe et hyperscalers.
Une démonstration significative nommerait le modèle et préciserait précision numérique, longueurs du contexte et de sortie, taille des lots, latence, débit soutenu et puissance. Des mesures indépendantes chez les clients sur l’utilisation, les erreurs, la disponibilité et le coût par tâche relieraient les promesses des composants à l’économie opérationnelle. Partenaires industriels et feuille de route crédible du packaging apporteraient d’autres preuves. Les 88 millions financent ce travail ; sans résultats système, les grands objectifs restent une proposition.