El primer acelerador propio de inferencia de OpenAI reúne dos experimentos. Jalapeño, desarrollado con Broadcom, pregunta si un laboratorio que conoce sus cargas puede atenderlas con más eficiencia mediante silicio especializado. Los nueve meses de diseño anunciados plantean además si esos modelos pueden acelerar la ingeniería del hardware que ejecutará a sus sucesores.
El chip existe. OpenAI afirma que las muestras alcanzaron la frecuencia y potencia previstas y ejecutaron cargas de aprendizaje automático en el laboratorio. El resultado más amplio sigue pendiente. Comparaciones elegidas por la empresa, un despliegue inicial limitado y una revisión del silicio separan todavía esas muestras de una flota de producción fiable.
Un procesador para inferencia repetida
OpenAI y Broadcom presentaron Jalapeño en junio de 2026 como primera generación de una plataforma prevista. OpenAI aportó arquitectura y conocimiento de las cargas; Broadcom implementó el silicio y contribuyó con redes, incluida tecnología Tomahawk. La división une las necesidades de los modelos con un proveedor experimentado de chips personalizados. No convierte a OpenAI en un fabricante autosuficiente de semiconductores.
Inferencia significa ejecutar un modelo ya entrenado. Respuestas de ChatGPT, tráfico API, sesiones de programación y agentes consumen memoria, cálculo y red de forma reiterada. Un agente que estudia alternativas o hace varias llamadas puede exigir mucho más trabajo que una respuesta corta. OpenAI observa esos patrones en sus productos y puede coordinar hardware, kernels y software de servicio.
Jalapeño busca reducir movimientos innecesarios de datos y equilibrar cálculo, memoria y red. Un kernel es una rutina para una operación recurrente del acelerador. Alimentar continuamente las unidades adecuadas puede importar más que añadir aritmética desaprovechada. La afirmación de operar cerca del máximo teórico necesita cargas completas, no solo especificaciones máximas.
Richard Ho, vicepresidente de hardware, indicó una potencia nominal de 700 vatios en Hot Chips 2026. Según la cobertura, el consumo sostenido medido permaneció en 550 vatios o menos en las cargas probadas; no es una garantía para cualquier condición. Hay 128 aceleradores por rack y 2.048 ASIC por pod. Las especificaciones incluyen 27,5 terabytes de HBM4 por rack, 15,4 terabytes por segundo de ancho de banda por encapsulado y 1,7 exaflops de cálculo de cuatro bits por rack.
Estas cifras tienen límites distintos. La memoria del rack no es memoria por chip, y la aritmética máxima de baja precisión no es una tasa de éxito de aplicaciones. Una comparación útil debe conservar calidad del modelo, latencia y configuración, además de potencia.
Qué muestran las comparaciones seleccionadas
OpenAI probó GPT-OSS-120B, DeepSeek R1 y Kimi K2.5 de Moonshot AI. Ejecutar modelos externos responde a la preocupación más estrecha: la arquitectura no sirve únicamente a un modelo propietario. No prueba compatibilidad con cualquier arquitectura futura ni elimina la ingeniería necesaria para migrar modelos.
La empresa declaró una cantidad de trabajo equivalente a 1,5–1,9 veces la de los sistemas comparados a máximo rendimiento y menor latencia en ciertas comparaciones con competidores. La información publicada identifica Nvidia GB200 NVL72 y GB300 NVL72 y la metodología SemiAnalysis InferenceX. Modelo, precisión, lotes, objetivos de latencia y madurez del software influyen en los resultados. Son mediciones de OpenAI, no una clasificación general reproducida independientemente.
OpenAI dijo que las mediciones finales seguían en marcha y prometió mayor detalle técnico. Una flota en servicio añade variaciones de fabricación, congestión, reparaciones, disponibilidad y utilización con demanda cambiante. Una ventaja de laboratorio no demuestra qué proporción de solicitudes reales la obtiene.
La primera generación también cambió después del silicio inicial. Según los informes, la revisión B0 mejoró el rendimiento por vatio hasta un 25% sobre A0. Las revisiones de diseño son normales, pero recuerdan que un tape-out rápido y una pieza de producción optimizada son hitos distintos. No debe sumarse silenciosamente esa mejora a otro ensayo realizado en condiciones diferentes.
Nueve meses desde RTL hasta tape-out
Ho describió nueve meses desde el diseño inicial a nivel de transferencia entre registros hasta tape-out. RTL especifica lógica y movimiento de datos; tape-out envía el diseño terminado a fabricación. Ese plazo no comprende todas las tareas para desarrollar, fabricar y desplegar una plataforma completa.
Su referencia histórica era de unos dieciocho meses a dos años para ASIC de alto rendimiento, incluso reutilizando propiedad intelectual. OpenAI no heredó una arquitectura interna de acelerador. La afirmación importa, pero sigue siendo el intervalo comunicado por un equipo, no un experimento controlado que demuestre que la IA sola reduce a la mitad todos los plazos.
Modelos internos, incluidos Codex y generaciones sucesivas, ayudaron con código, depuración, exploración, validación y optimización de kernels. Ingenieros experimentados dirigían el trabajo y usaban herramientas consolidadas de automatización del diseño electrónico. Siguieron siendo necesarias las comprobaciones físicas de temporización, integridad de señal y aprobación. Un modelo lingüístico no diseñó y certificó el chip sin supervisión.
Los modelos mejoraron durante el proyecto. Las herramientas disponibles para los kernels al final eran más capaces que las iniciales. Esa asistencia cambiante puede acortar iteraciones, pero dificulta trasladar una cifra fija de productividad a otro programa.
OpenAI redujo riesgos iniciales evitando tecnologías emergentes como apilado 3D y óptica coempaquetada. El calendario corresponde por tanto a un alcance técnico concreto. Añadirlas después puede introducir dependencias de encapsulado, verificación y suministro que generar código más rápido no elimina. El aprendizaje automático en diseño de chips es anterior; lo distintivo es la amplitud de uso declarada dentro del programa de hardware del propio laboratorio.
La especialización sigue necesitando varios proveedores
La plataforma general de Nvidia aporta flexibilidad, bibliotecas maduras, redes y herramientas para entrenamiento, inferencia y ciencia. Jalapeño elige un objetivo más estrecho a cambio de posible eficiencia en cargas conocidas. El compromiso solo funciona si las hipótesis sobreviven a cambios de estructuras, formatos numéricos y técnicas de servicio.
OpenAI sigue necesitando Nvidia, AMD, Cerebras y otros proveedores. Jalapeño no sustituye los aceleradores de entrenamiento de modelos de frontera, y la demanda interna supera lo que un programa puede suministrar. El efecto competitivo creíble sería trasladar una parte recurrente importante de la inferencia, no eliminar todo acelerador comercial.
Los primeros sistemas usan CPU anfitrionas AMD EPYC Turin. Ho justificó la elección por madurez y experiencia de socios; Vera de Nvidia se consideraba entonces menos madura como opción anfitriona independiente. Es una decisión ligada al calendario, no una prueba de superioridad permanente de las CPU AMD.
La historia de TPU de Google, Inferentia y Trainium de Amazon, Maia de Microsoft y los procesadores internos de Meta explica por qué grandes cargas predecibles pueden justificar silicio propio. OpenAI conoce modelos y productos, pero no tiene una organización de chips de nube con una trayectoria igual de larga. Broadcom ayuda a cubrir esa brecha industrial.
Fabricación, encapsulado, HBM, placas, firmware, redes y racks tienen que llegar juntos. Compiladores, depuración y portabilidad de kernels deben permitir cambios de modelo sin degradación de calidad inaceptable. Controlar la arquitectura no equivale a controlar cada cuello de botella.
Lo medirán las solicitudes reales
El plan anunciado entonces preveía despliegue limitado en 2026 y mayor capacidad en 2027. Jalapeño se destina al uso interno. Ho no descartó disponibilidad más amplia, pero OpenAI esperaba absorber la oferta previsible. Eso limita el acceso independiente y la reproducción de comparaciones.
Las próximas pruebas serán cuota de trabajo atendida, utilización, fiabilidad y cobertura de modelos, no solo chips instalados. Un informe completo debe medir eficiencia bajo los mismos requisitos de calidad y latencia. La segunda generación, ya avanzada, y la planificación de la tercera comprobarán si el primer programa creó capacidad reutilizable o únicamente un calendario excepcional.
Los clientes probablemente notarán los primeros efectos en latencia, capacidad de servicio y economía de API, no comprando un chip. La importancia estratégica depende de convertir especialización en trabajo útil sostenido. El silicio funcional y la ingeniería asistida hacen creíble esa prueba, sin garantizar su resultado.
Fuentes
Anuncio de OpenAI · Especificaciones de racks · Estudio de TPU · Entrevista de diseño con Ho · Base de conocimiento de ingeniería · Diseño asistido por IA · Comparación del sector