Le premier accélérateur d’inférence conçu par OpenAI réunit deux expériences. Jalapeño, développé avec Broadcom, doit montrer si un laboratoire connaissant précisément les charges de ses modèles peut les servir plus efficacement avec du silicium spécialisé. Le délai de conception annoncé de neuf mois pose une seconde question : ces mêmes modèles peuvent-ils accélérer l’ingénierie du matériel destiné à leurs successeurs ?
La puce existe. Selon OpenAI, les échantillons ont atteint les objectifs de fréquence et de puissance et exécuté des charges d’apprentissage automatique en laboratoire. Le résultat plus large reste à établir. Des comparaisons choisies par l’entreprise, une première utilisation limitée et une révision du silicium séparent encore ces échantillons d’une flotte de production fiable.
Un processeur conçu pour une inférence répétée
OpenAI et Broadcom ont dévoilé Jalapeño en juin 2026, première génération d’une plateforme prévue sur plusieurs cycles. OpenAI a fourni l’architecture et sa connaissance des charges ; Broadcom a réalisé l’implémentation du silicium et apporté des technologies réseau, dont Tomahawk. Ce partage relie les besoins des modèles à un spécialiste expérimenté des puces sur mesure. Il ne transforme pas OpenAI en fabricant autonome à tous les niveaux.
L’inférence consiste à exécuter un modèle après son entraînement. Réponses ChatGPT, trafic API, sessions de programmation et agents sollicitent continuellement mémoire, calcul et réseau. Un agent explorant plusieurs pistes ou effectuant plusieurs appels peut demander beaucoup plus de ressources qu’une réponse courte. OpenAI observe ces usages dans ses produits et peut ajuster ensemble matériel, noyaux de calcul et logiciels de service.
Jalapeño cherche à réduire les déplacements inutiles de données et à équilibrer calcul, mémoire et réseau. Un noyau est une routine logicielle exécutant une opération récurrente sur l’accélérateur. Alimenter correctement les unités concernées peut compter davantage qu’ajouter des unités arithmétiques mal utilisées. La proximité revendiquée avec les capacités théoriques doit donc être mesurée sur des charges complètes, et non déduite des seules caractéristiques maximales.
Richard Ho, vice-président chargé du matériel, a présenté une puissance nominale de 700 watts à Hot Chips 2026. La consommation soutenue mesurée serait restée au plus à 550 watts sur les charges testées ; ce n’est pas une garantie pour toutes les conditions. Un rack contient 128 accélérateurs et un pod 2 048 ASIC. Les données publiées indiquent 27,5 téraoctets de HBM4 par rack, 15,4 téraoctets par seconde de bande passante par boîtier et 1,7 exaflop de calcul sur quatre bits par rack.
Ces chiffres n’ont pas le même périmètre. La mémoire du rack n’est pas celle d’une puce, et le débit arithmétique de faible précision n’est pas un taux de réussite applicatif. Une comparaison utile doit conserver des contraintes communes de qualité, latence et configuration, en plus de la puissance.
La portée des comparaisons sélectionnées
OpenAI a testé GPT-OSS-120B, DeepSeek R1 et Kimi K2.5 de Moonshot AI. Exécuter des modèles externes répond à la crainte la plus étroite : l’architecture ne se limite pas à un unique modèle propriétaire. Cela ne prouve ni la compatibilité avec toute architecture future ni une migration dépourvue de travail technique.
L’entreprise affirme réaliser une quantité de travail égale à 1,5–1,9 fois celle des systèmes comparés au débit maximal et obtenir une latence plus faible dans certaines comparaisons avec des plateformes concurrentes. Les informations publiées citent les Nvidia GB200 NVL72 et GB300 NVL72 et la méthode InferenceX de SemiAnalysis. Modèle, précision, lots, objectifs de latence et maturité logicielle influencent tous le résultat. Ce sont les mesures d’OpenAI, pas un classement général reproduit indépendamment.
OpenAI indiquait poursuivre ses mesures finales et promettait un rapport technique plus détaillé. Une flotte en exploitation rencontrera dispersion de fabrication, congestion réseau, réparations, disponibilité et variation de l’utilisation. Un avantage en laboratoire ne dit pas quelle proportion des demandes réelles en bénéficie.
La première génération a également évolué après le silicium initial. Selon la presse, la révision B0 a amélioré la performance par watt jusqu’à 25 % par rapport à A0. Une révision de ce type est normale, mais rappelle qu’un tape-out rapide et une puce de production optimisée sont deux étapes différentes. Ce gain ne peut pas être ajouté silencieusement à un autre résultat obtenu dans des conditions distinctes.
Neuf mois du RTL au tape-out
Ho décrit neuf mois entre le premier travail au niveau transfert de registres et le tape-out. Le RTL précise logique et circulation des données ; le tape-out envoie le dessin final à la fabrication. Cet intervalle n’inclut pas toutes les activités nécessaires pour développer, fabriquer et déployer une plateforme.
Sa référence historique était d’environ dix-huit mois à deux ans pour un ASIC hautes performances, même avec réutilisation de propriété intellectuelle. OpenAI ne possédait pas d’architecture interne d’accélérateur héritée. Le délai est notable, mais reste celui rapporté pour une équipe, et non une expérience contrôlée démontrant que l’IA seule divise tous les calendriers par deux.
Des modèles internes, dont Codex et plusieurs générations successives, ont aidé au code, au débogage, à l’exploration, à la validation et à l’optimisation des noyaux. Des ingénieurs expérimentés dirigeaient le travail et utilisaient les outils établis d’automatisation de conception électronique. Les vérifications physiques de timing et d’intégrité du signal demeuraient nécessaires. Un modèle de langage n’a pas conçu et certifié la puce sans supervision.
Les modèles progressaient pendant le projet. Les outils disponibles pour les noyaux vers la fin étaient plus performants que ceux du début. Cette assistance évolutive peut raccourcir les itérations, tout en rendant difficile le transfert d’un chiffre fixe de productivité vers un autre programme.
OpenAI a limité les risques d’intégration de première génération en évitant certaines techniques émergentes, notamment l’empilement 3D et l’optique co-intégrée au boîtier. Le calendrier porte donc sur un périmètre précis. Les ajouter ensuite peut créer des dépendances de packaging, de validation et d’approvisionnement que la génération de code ne supprime pas. L’apprentissage automatique appliqué à la conception de puces est d’ailleurs antérieur ; la nouveauté revendiquée tient surtout à son emploi étendu dans le propre programme matériel d’un laboratoire de modèles.
La spécialisation exige encore plusieurs fournisseurs
La plateforme générale de Nvidia apporte souplesse, bibliothèques matures, réseau et outils pour entraînement, inférence et calcul scientifique. Jalapeño choisit une cible plus étroite contre une efficacité potentielle sur des charges qu’OpenAI connaît bien. Ce compromis vaut seulement si ses hypothèses restent pertinentes malgré les nouvelles architectures, représentations numériques et techniques de service.
OpenAI a toujours besoin de Nvidia, AMD, Cerebras et d’autres fournisseurs. Jalapeño ne remplace pas les accélérateurs d’entraînement des modèles de pointe, et la demande interne dépasse l’offre d’un seul programme. L’effet concurrentiel crédible serait de déplacer une part importante et récurrente de l’inférence, non d’éliminer tout matériel acheté.
Les premiers systèmes utilisent des processeurs hôtes AMD EPYC Turin. Ho évoque un choix pragmatique fondé sur la maturité et l’expérience des partenaires ; Vera de Nvidia était alors jugé moins mûr comme option hôte autonome. C’est une décision liée au calendrier, pas une preuve de supériorité permanente des CPU AMD.
L’histoire des TPU Google, d’Inferentia et Trainium chez Amazon, de Maia chez Microsoft et des processeurs internes Meta explique pourquoi de grandes charges prévisibles justifient parfois des puces dédiées. OpenAI dispose d’une connaissance fine des modèles et produits, mais pas d’une organisation de conception cloud aussi ancienne. Broadcom aide à combler cet écart industriel.
Fabrication, boîtiers, HBM, cartes, micrologiciels, équipements réseau et racks doivent néanmoins être coordonnés. Compilateurs, débogage et portage des noyaux doivent permettre les migrations sans dégradation de qualité inacceptable. Maîtriser l’architecture ne signifie pas maîtriser chaque goulet d’étranglement.
Le résultat se mesurera sur de vraies demandes
Le plan annoncé à l’époque prévoyait un déploiement limité en 2026 puis une capacité élargie en 2027. Jalapeño est destiné à l’usage interne. Ho n’excluait pas une disponibilité plus large, mais OpenAI s’attendait à absorber l’offre prévisible. Cela limite l’accès indépendant et la reproduction des comparaisons.
Les prochaines preuves pertinentes seront la part des charges réellement servies, l’utilisation, la fiabilité et les modèles pris en charge, pas seulement le nombre de puces installées. Un rapport complet doit comparer l’efficacité à qualité et latence équivalentes. La deuxième génération, déjà bien avancée, et la préparation de la troisième testeront l’existence d’une capacité d’ingénierie réutilisable plutôt qu’un seul calendrier exceptionnel.
Pour les clients, les premiers effets apparaîtront probablement dans la latence, la capacité de service et l’économie des API, pas dans une puce achetable. L’importance stratégique de Jalapeño dépend de sa capacité à transformer la spécialisation en production utile durable. Le silicium fonctionnel et la conception assistée rendent le test crédible ; ils n’en garantissent pas le résultat.
Sources
Annonce OpenAI · Caractéristiques des racks · Étude TPU · Entretien de conception avec Ho · Base de connaissances techniques · Conception assistée par IA · Comparaison sectorielle